当前位置: 首页 -  必威体育 - 正文

高速数据速率系统的信号完整性解读

2020-05-23 02:35 必威体育 杞暖155°c
A+ A-

另一种确定在什么频率下将互连线视为传输线的方法是考虑信号的上升时间(tr)。

当电压V(x,t)和电流I(x,t)一起传播并达到端接阻抗时,欧姆定律要求V(x,t)/I(x,t)等于端接阻抗 (ZL)。

在较低的工作电压下以较高的频率工作会使阈值电平或给定位数据的数据有效窗口变小,从而影响走线和电源层分配功率以及“眼图”的闭合度。

图2. CLK采样

图15. 典型信号路径及信号衰减

随着硅节点采用10nm、7nm甚至5nm工艺,这可以在给定的芯片尺寸下实现高集成度并增加功能。在移动应用中,趋势是更高的频率和更高的数据速率,并降低工作核心电压如0.9v、0.8V、0.56V甚至更低以优化功耗。

图4. 抖动

高速数据速率系统的信号完整性解读

带转接驱动器和不带转接驱动器的系统

我们将互连视为传输线的时候是在最高频率下工作时,走线长度可能超过该频率波长的1/10。此时,我们需要使用集总元件对走线建模,并考虑所有频率相关元件,包括寄生电容和电感及其对信号衰减的影响。

集肤效应

考虑一条50欧姆的传输线,端接150欧姆的端接电阻或一个过阻尼电路。为简单起见,我们将电池的阻抗设置为0,这会将反射波强制返回负载。此外,设置波传播给定长度的时间延迟(td =距离/ Vp)。现在,让我们关闭开关(s),看看负载发生了什么。

传输速度

高速数据速率系统的信号完整性解读

当信号通过信道传播时,信号的幅值会衰减,且取决于信道的长度,这种衰减可能足以导致在高数据速率下出现信号完整性问题。

图14. 反射引起的振铃

图11. 寄生效应对Zo和信号完整性的影响

图16. 使用转接驱动器

考虑到像智能手机或平板电脑这样的系统,可以将其视为高频数字信号从APP处理器封装和引脚、PCB走线、通孔、连接器、柔性电缆和USB连接器传输而来,这些高数据速率信号可能在通过1m电缆之前就衰减。

高速数据速率系统的信号完整性解读

自由空间(介电常数为1)无损传输的波速约为3 x 108 m / s,不同于介电常数为4的传输线的波速,后者导致波速降低一半或1.5 x 108m / s。在自由空间对比在PCB传输的波速差异将导致称为传播延迟(Td)的时间延迟,Td取决于传播的媒介和信号必须传播的距离。

现在,让我们检查何时需要将通道或互连视为传输线,并查看在智能手机或平板电脑等系统中传输损耗的一些主要原因。

图13. 连续反射波序列

高速数据速率系统的信号完整性解读

请注意,当负载终端(ZL)等于传输线的特征阻抗(Zo)时,电压反射系数等于零。这表明所有入射波都被匹配的负载终端吸收。

高速数据速率系统的信号完整性解读

高频和传输线

高速数据速率系统的信号完整性解读

高速数据速率系统的信号完整性解读

保持可接受的信号完整性,需要重视集肤效应、匹配的端接、反射、通孔、串扰、耦合及其对信号衰减的影响。

当高频信号通过不同的路径、通孔或改变其从一层到另一层的路径时,阻抗将发生变化。控制这些寄生信号并正确端接传输线,我们可以以最小的失真传输信号。

转接驱动器作为信号调节器件,可以恢复在给定通道上已有损耗的信号,它可以增强恢复的信号的输出,从而允许该信号传播更长的距离和开眼以降低误码率。

图6. 由于频率和走线路径造成的信号损失